Весной 2023-го южнокорейская Samsung Electronics с гордостью заявила о запуске в серийное производство первых в мире 16-Гбит чипов DDR5 DRAM, производимых по самой передовой на данный момент технологии, относящейся к условному размерному классу «12 нм». Достижения? Да, но примерно в то же время на фабриках тайваньской TSMC в полную силу разворачивался, пусть и не без труда, выпуск логических микросхем A17 и M3 по заказу Apple – с применением наиболее актуального на тот момент «3-нм» техпроцесса. Если учесть, что чипы полупроводниковой логики выпускались по нормам «10 нм» с 2017 г., а массовое освоение «7-нм» СБИС началось в 2018-м, просто бросается в глаза существенный технологический зазор между микросхемами, ориентированными на хранение данных (в случае DRAM — временное, пока есть электрическое напряжение; для NAND — энергонезависимо), с одной стороны, и на логическую их обработку, с другой.
Но почему так происходит и есть ли способ эффективно уменьшить DRAM (и, кстати, NAND тоже) ниже предела, представляемого неким очарованным пределам около «10 нм»? Ведь чем плотнее размещаются на микросхеме полупроводниковые ячейки, тем больший размер данных поместится на фиксированный чип площади. В плане оперативной памяти это особенно важно для таких требовательных к ней приложений, как генеративный ИИ, например, а о NAND и говорить нечего — пространства для хранения информации, как известно, много не бывает. Ведь каждому хочется иметь возможность запустить локальный мультимодальный чат-бот прямо на собственном смартфоне с парой десятков гигабайт ОЗУ на борту – и тут же сохранить на встроенном накопителе сгенерированное им по подсказкам HD-видео, верно?
Компьютерный рендер небольшого участка 232-слойной микросхемы 3D NAND (источник: Micron)
⇡#Капризная нанометрика
Полупроводниковое производство, особенно по передовым технологическим нормам, — удовольствие чрезвычайно затратное, о чем мы уже не раз рассказывали в предыдущих материалах по этой теме. Однако после того, как технология на очередном уровне миниатюризации отлажена, себестоимость изготовления единичной пластины на данном фотолитографе стабилизируется — дальше сравнительно слабо зависит от того, какие полупроводниковые структуры формируют на очередной заготовке. И чем больше транзисторов удастся разместить на единице площади готового чипа, тем дешевле каждый из них обойдется. Это важно именно с точки зрения массовости производства: доступные и более функциональные микросхемы очередного поколения будут покупать охотнее – тем скорее получится окупить затраты на нынешние технологические линии и приступить к освоению последующих, что обеспечит изготовление еще более миниатюрных транзисторов.
Собственно, в отношении логических чипов, от простейших контролеров ввода-вывода до многоядерных процессоров и сверхсложных систем-на-кристалле, эти соображения вполне справедливы. Но с микросхемами памяти, к сожалению, возникает проблема: по определенному набору чисто физических факторов они с большим трудом подвергаются дальнейшей миниатюризации. Еще в ходе Intel Developer Forum 2003 сами организаторы этого мероприятия представили достаточно пессимистическую презентацию, подробно объяснив, почему память на ячейках NAND не будет производиться с применением техпроцессов миниатюрнее «60 нм», — и указав, какие дополнительные усилия корпорация примет при этом. пути дальнейшего наращивания плотности записи данных для полупроводниковых накопителей без перехода к более мелкомасштабным производственным нормам.
Общая схема организации чипа 3D NAND: собственно память – вертикальная структура внутри, пронизанная поликремниевыми каналами; ступенчатые конструкции по сторонам – контакты, подходящие к отдельным ячейкам каждого слоя (источник: Techinsights)
Правда, согласно известной поговорке о боящихся глазах и делающих руки всего за десять лет с тех пор сама Intel вполне успешно разработала и реализовала технологии изготовления NAND-памяти за «50-нм», «35-нм» , «25-нм» и «20-нм» технологическим нормам А в 2017-м самыми первыми НВИС, выполненными ею же по только что освоенному «10-нм» техпроцессу, стали как раз 64-слойные чипы 3D NAND, предназначенные для высокопроизводительных серверных накопителей. Вместе с тем в 2020-м наибольший объем микросхем 3D NAND в мире по-прежнему проводился по техпроцессу «40 нм», обеспечивающему, как выяснилось эмпирическим путем, оптимальное соотношение между себестоимостью получаемого чипа и его емкостью.
Значит, хотя в принципе технология получения «10-нм» чипов флэш-памяти сегодня уже доступна, ИТ-рынок с очевидностью выбирает чипы для хранения данных, созданные по формально в четыре раза большим производственным нормам. В чем дело? Если коротко, то в сознательной ориентации на такой технологический процесс, который был бы оптимальным с коммерческой точки зрения, а не отвлеченно самым передовым. Миниатюризация полупроводниковых ячеек памяти за порогом условных «40 нм» связана с большими затратами.
Планарный n-канальный МДП-транзистор с плавающим затвором: показана утечка и сток заряда, управляющий и собственно плавающий затвор (источник: All-Audio.pro)
Исходный базовый элемент ячейки памяти NAND n-канальный МДП-транзистор с плавающим затвором, конструкция которого позволяет заряду, однажды приведенному на этот самый плавающий затвор (гальванически изолированный от других структурных компонентов транзистора – поэтому и плавает), храниться очень долго, буквально годами, без дополнительного вмешательства. Это, собственно, и делает такие ячейки пригодными для построения энергонезависимой. полупроводниковой памяти. Часто ее не совсем корректно называют твердотельный, противопоставляя магнитным дисковым накопителям – можно подумать, у тех базовых структур записи данных жидкие или газообразные! На самом же деле «твердотельный» — просто не самая удачная калька из англоязычного solid-state; ближе по содержанию, хоть и вряд ли лучше по звучанию, было бы «не содержащим движущихся частей», «механически инертен» или даже прекрасно «несуетен».
Первоначально ячейки NAND располагались одна рядом с другой на плоскости, как и транзисторы в случае литографирования логических микросхем – такой подход получил очевидное наименование планарного (planar), или 2D NAND. И уплотняли планарную полупроводниковую память таким же способом, что применялся для логических СБИС, — воспроизводством прежних структур с использованием новых, время от времени более миниатюрных технологических процессов. Но поскольку на плавающих затворах внутри ячеек должен храниться электрический заряд, который, напомним, квантуется (Его величина кратна элементарному единичному заряду электрона или протона, то есть фундаментальной физической постоянной), по мере приближения к определенному пределу…
